1/5/7 DIALOG(R) File 347: JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

03713120 SIGNAL DELAY CIRCUIT

PUB. NO.:

04-078220 [ JP 4078220

PUBLISHED:

March 12, 1992 (19920312)

INVENTOR(s): SHIN INSHIYOU

APPLICANT(s): SAMSUNG ELECTRON CO LTD [488957] (A Non-Japanese Company or

Corporation), KR (Korea) Republic of

APPL. NO.:

02-295170 [JP 90295170]

FILED:

October 31, 1990 (19901031)

PRIORITY:

9011076 [KR 9011076], KR (Korea) Republic of, July 20, 1990

(19900720)

INTL CLASS:

[5] H03K-005/13

JAPIO CLASS:

42.4 (ELECTRONICS -- Basic Circuits)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

⑩日本国特許庁(JP)

(1) 特許出顯公開

## @ 公開特許公報(A) 平4-78220

Sint. Cl. 5

識別配号

**庁内整理番号** 

❸公開 平成4年(1992)3月12日

H 03 K 5/13

7125-5 J

審査請求 有 請求項の数 12 (全10頁)

**9発明の名称** 信号遅延回路

②特 顧 平2-295170

四出 頭 平2(1990)10月31日

優先権主張 @1990年7月20日 9韓国(KR) 1990-11076

@発明者 辛

**允 承** 

大韓民国京畿道水原市勤善區梅灘洞(番地なし) 住

團地アパートメント501ー302

勿出 願 人 三星電子株式會社

大韓民国京畿道水原市勸善區梅灘洞416番地

個代 理 人 弁理士 平田 忠雄 外1名

明知

1. 発明の名称

信号遅延回路

#### 2. 特許請求の範囲

(1) 供給電圧と接地電圧との間に連なり、所定スレショルド(threshold) 電圧をそれぞれ有するブルアップPMOSトランジスタとプルグウンNMOSトランジスタとを有し、少なくとも一つ以上の入力は号に応答してこれらのトランジスタの共通ドレインノード(Common Drain Node) に前記供給電圧と段地電圧との間のスイング幅を有する出力信号を駆動するための駆動回路手段と、

前記共通ドレインノードに結合され、前記供給 電圧の変動範囲内で電圧に応じて増加するキャ パンタンス(capacitance) 特性を有するパラクタ (varactor)負荷手段とを備えたことを特徴とする 信号遅延回路。

(2) 前記請求項1において、

前記パラクタ負荷手段は、前記共通ドレインノ

ードの出力信号と基準電圧との間に結合される NOSバラクタを備えたことを特徴とする信号遅延 回路。

(3) 前記請求項2において、

前記 MOS バラクタは、P・ソース電極が前記出力 信号に結合され、ゲート電極が前記基準電圧に結 合される第1のPMOS バラクタを備えたことを特徴 とする信号遅延回路。

(4) 前記請求項2において、

前記 MOSバラクタは、n°ソース電極が前記基準 電圧に結合され、ゲート電極が前記出力信号に結 合される第1のMMOSバラクタを備えたことを特徴 とする信号遅延回路。

(5) 前記請求項3において、

前記 MOSパラクタは、更に、P・ソース電極が前記出力信号に結合され、ケート電極が前記接地電圧に結合される第2のPMOSパラクタを備えたことを特徴とする信号遅延回路。

(6) 前記請求項3において、

前記 MOSパラクタは、更に、ゲート電極が前記

出力信号に結合され、a・ソース電極が前記接地電圧に結合され、そのスレショルド電圧が前記プルダウンNMOSトランジスクのスレショルド電圧より高くない第2のNMOSバラクタを備えたことを特徴とする信号遅延回路。

#### .(7) 前記請求項4において、

前記 MOSバラクタは、更に、P・ソース電極が削記出力信号に結合され、ゲート電極が前記接地電圧に結合される第2のPMOSバラクタを備えたことを特徴とする信号遅延回路。

#### (8) 前記請求項4において、

前記 MOS バラクタは、更に、ゲート電極が前記 出力信号に結合され、n・ソース電極が前記接地電 ・圧に結合され、スレショルド電圧が前記プルダウ ンNMOSトランジスタのスレショルド電圧より高く ない第2のNMOS バラクタを備えたことを特徴とす る食号遅延回路。

#### (9) 前記請求項1乃至8において、

前記基準電圧は、前記供給電圧と接地電圧との 間の電圧値を有することを特徴とする信号遅延回

#### (2) 附記請求項10において、

前記パラクタ食荷手段は、更に、ゲート電極が前記出力信号に結合され、前記m・ソース電極が前記接地電圧に結合され、前記駆動回路手段の前記プルダウンNMOSトランジスタのスレショルド電圧と同一のスレショルド電圧を有するNMOSパラクタを備えたことを特徴とする信号遅延回路。

#### 3. 発明の詳細な説明

#### (産業上の利用分野)

本発明は信号遅延回路に関し、より詳細には、 CNOS半導体集積回路チップの信号遅延回路に関す るものである。

#### (従来の技術)

一般的に、半導体チップは外部から供給電圧 Vcc を受けてチップに集積された回路システムを 動作させる。通常的にCNOS半導体チップは供給電 圧Vcc で 5 V 単一電圧を使用する。しかし、CNOS 半導体チップはVcc 士 5 %の供給電圧範囲が動作 電圧に与えられるが、実際には 4 V ~ 6 V の動作 電圧範囲を有する。 24.

□ 供給電圧と接地電圧との間に連結され、所定スレショルド電圧をそれぞれ有するプルアップPMOSトランジスタとプルダウンNMOSトランジスタとプルダウンNMOSトランジスタとも一つ以上の入力信号に応じてこれらのトランジスタの共通ドレインノードに耐記供給電圧と接地電圧との間のスイング幅を有する出力信号を駆動するための駆動回路手段と、

前記共通ドレインノードに加わる前記出力信号にP・ソース電極が結合されゲート電極が前記接地電圧に結合される第1のPMOSパラクタを含むパラクタ負荷手段とを備えたことを特徴とする信号遅延回路。

#### (1) 前記請求項10において、

前記パラクタ負荷手段は、更に、P・ソース電極が前記出力信号に結合され、ゲート電極が前記接地電圧に結合され、前記駆動回路手段のプルアップPMOSトランジスタのスレショルド電圧と同一のスレショルド電圧を有する第2のPMOSパラクタを備えたことを特徴とする信号遅延回路。

一方、CHOS半導体チップの回路システムは特別 の回路目的を進成するため信号遅延回路を含んで いる。通常的にCMOS回路システムではゲートの信 号伝達遅延時間を利用して所定遅延時間を有する 信号遅延回路を構成している。例えば、CHOSイン バータを利用したCHOS信号遅延回路が第1A図に 図示されている。第1A図の回路では入力信 号VIN に応じて容量性負荷CLを駆動するための 第1CHOSインバークDRV と、容量性食荷CLの端子 電圧信号Voをパッファリング(buffering) して出 カするためのパッファ (buffar) 増幅器として第2 CHOSインバータBTT とを傭えている。容量性負荷 CLの嫡子電圧信号Voは入力信号VIN に応じて第1 B図に図示したような遅延特性を有する。即ち、 容量性負荷CLは、第ICHOSインパータDRV のプル ダウンNMOSトランジスタNMを通じて接地電圧VSS またはGND に放電され、プルアップPMOSトランジ スタPMを通じて供給電圧Vcc で充電される。従っ て、遅延時間Idは、次式に基づいて、電圧下降時 間TI及び電圧上昇時間Trにより決定される。

$$Td = -\frac{1}{4} \cdot (Tf + Tr) \cdot \cdots \cdot (1)$$

ここで、式(1)は MOSトランジスタNM、PMのスレショルド電圧VTN、 VTP がおよそ 0.2Vcc であり、 MOSトランジスタNM、PMの電流駆動能力BN、BP が同一であると仮定すると、次式で表すことができる。

上記(2)式によると遅延時間tdは容量性負荷にのコンデンサーの大きさに比例し、供給電圧Vcc に反比例することがわかる。

従って、容量性負荷CLのキャパンタンスを一定の大きさに設定しておけば、第1C図に図示したように、遅延時間tdは供給電圧Vcc の変動により異なってくる。即ち、低いVcc では遅延時間tdが 長くなり、高いVcc では遅延時間tdが短くなる。

#### (発明が解決しようとする課題)

しかしながら、従来の信号遅延回路によれば、 供給電圧Vcc の動作電圧範囲、例えば、 4 V ~

供給電圧の変動にかかわらず所定遅延時間特性を 有する信号遅延回路を提供することを目的とする。

また、本発明は上記に鑑みてなされたものであって、半導体チップの動作速度の何上を図れる信 号遅延回路を提供することを他の目的とする。

#### (課題を解決するための手段)

#### (実施例)

以下、添付の図面を参照して、この発明の望ま

6 V 内では一定の負荷キャパシタンスを維持する ため、全体の回路システムの動作速度は低いVcc で決定される。このため、信号遅延回路が高速動 作の妨害要因となるという問題点があった。

また、高いVcc では、ある回路部分の遅延特性と他回路部分の遅延特性の差異から信号動作特性の競争問題(Race Problem)の発生を防止するために、より長い遅延時間が要求されるため、これを満たそうとする場合、低いVcc では遅延時間がもっとも長くなりチップ全体の高速動作を妨害するという問題点があった。

ところで、供給電圧の変動にかかわらず所定退延時間を有するよう回路を構成するのが切実に要求されている。この要求が満たされれば低いVccでの回路遅延と同等となり、特に、低いVccにより決定されるチップ全体の動作速度を速く保つことができるので、半導体チップの回路システムの性能を大きく改善することができる。

本発明は上記に鑑みてなされたものであって、

しい実施例を説明する。

先す、この発明の実施例を説明する前に他の従 来の信号遅延回路を説明する。

第2A図は駆動回路手段DRV とコンデンサー負 荷手段CLとから構成した信号遅延回路である。観 動回路手段DRV は、スレショルド電圧VTP を有す るプルアップPHOSトランジスタPHと、スレショル ド電圧VTN を有するプルグウンNMOSトランジ スクNMとを、供給電圧Vcc と接地電圧VSS または GND との間に連結し、これらのゲート電極に印加 される人力信号VIN に応じてこれらの共通ドレイ ンノードに出力信号Voを駆動するCHOSインパータ とから構成されている。コンデンサー負荷手段CL は、上記共通ドレインノードにゲート電極が連な り、N'ソース電極(取いは、N'ドレーン電極)が 接地電圧VSS に連なるNMOSコンデンサーより構成 されている。このNMOSコンデンサーのスレショル ド電圧VTHLは、駆動回路手段DRV のプルグウン NHOSトランジスタNHのスレショルド電圧VTH と通 常的に同一の値を有する。従って、この信号遅延

### 特閒平4-78220 (4)

回路の C-V特性曲線は第2B図のように衷れる。 即ち、出力電圧Voがスレショルド電圧VTHL-VTNよ り大きい領域ではMMOSコンデンサーは強逆転 (Strong Inversion)キャパシタンス値を有し、ス レショルド電圧VTNL=VTNより小さい領域ではデプ レッション(depletion) キャパシタンス値を有す る。このため、供給電圧Vcc の変動範囲、例え ば、5~供給電圧で若干の誤差のある場合、即ち、 4 V ~ 6 V 範囲内では NOSコンデンサーが強逆転 キャパシタンス値を雑持する。ところで、供給電 Evcc が変動しても大部分の電圧領域では一定の キャパシタンス値を有するので、低いVcc では信 号遅延時間が長くなり、高いVcc では短くなる。 このように供給電圧の変動により遅延時間が異な るようになるので回路システムの高速動作を行い にくくなる.

第3A図は第2A図の回路でコンデンサー負荷 手段CLをPHOSコンデンサーで構成したものである。 このPHOSコンデンサーのゲート電極は駆動回路手 段DRV の共通ドレインノードに連なり、P'ソース 電極(較いは、P・ドレイン電極)は供給電圧Vcc に連結される。第3A図に示す信号遅延回路 の C-V特性曲線は第3B図に示したように供給電 圧Vcc の変動範囲内では、大部分の電圧領域で第 2A図の回路と同じく、強逆転キャパシタンス値 が一定の値に維持されるのがわかる。

第4A図は第2A図と第3A図のPHOS及びNHOSコンデンサーを結合した標成の信号遅延回路を示している。第4A図の回路の C-V特性曲線は4B図に回路の MOSトランスクの C-V特性曲線ジスクの C-V特性曲線ジスクの C-V特性曲線ジスクの C-V特性由線ジスクの C-V特性の でから を は 4A図の回路では で で な 2 Aのの な 2 Aのの な 3 Aのの な 4 Aのの な 4 Aのの な 5 Aのの な 5 Aのの な 6 Cのの か 6 Cのの か 6 Cのの か 7 Cのの 8 Aのの 8 8 Aのの

従って、従来の信号遅延回路では駆動回路手段

DRV と MOSコンデンサー負荷手段CLのスレショルド電圧を同一に持たせるよう構成しており、供給電圧の変動範囲内では供給電圧の変動に関係なスを競技する。このため、低いVcc では信号遅延短時間が長くなり、高いVcc では信号遅延短短時間なる。従って、供給電圧の変動により信号遅延短になる。従って、供給電圧の変動により信号遅延合にが異なって、供給電圧の変動によりには時間を開発した。これを防ぐたが発生し、これを防ぐたが発生し、これを防ぐたが発生し、これを防ぐたが発生し、これを防ぐたが発生し、これを防ぐたが発生し、これを防ぐたのでなるに対して、これを防ぐたが発生し、これを防ぐにはあるにように設定するので、低いVcc ではもっとといいます。というにはいいて、なるのな回路システムの高速動作が行いにくくなる。

統いて、この発明による実施例を説明する。

第5 A図はこの発明による信号遅延回路の構成 図である。信号遅延回路は駆動回路手段DRV と パラクタ(Voltage variable capacitor) 負荷手段 VCL を含む。駆動回路手段DRV は、例えば、供給 電圧Vcc のような第1電源電圧と、接地電圧 VSS または OV のような第2電源電圧との間にブルア ップPMOSトランジスタPMとプルダウンNMOSトランジスタNMを含む。そして少なくとも一つ以上の入力信号VIN1~VINnにより上記プルアップ及びプルグウントランジスタPM、NM を駆動して、これらトランジスタPM、NM の共通ドレイン電極に連なる出力ノードM に供給電圧から接地電圧までの電圧スィング帽で出力電圧Voを駆動する。

バラクタ負荷手段VCL は、片方の電極が上記出 カノードド に連なり、他方の電極が基準電圧VRに 連なるバラクタより構成されている。

上記パラククは第5 B図に図示したように出力 電圧Voに対する有効キャパシクンスCo・e!(・の 特性を有する。即ち、パラクタは特性スレショル ド電圧VTを有し、基準電圧VRとスレショルド電圧 VTの合より小さい出力電圧領域では最小キャパシ タンス値を維持し、上記の合より大きい出力電圧 領域では出力電圧Voによりキャパシクンス値が増加する特性を有する。

従って、出力電圧Voが供給電圧Vcc レベルで駆動される時は供給電圧Vcc の変動によりバラクク

#### 特開平4-78220 (5)

の有効キャパシタンス値が増加される。このため、低いVcc 、例えば、4Vでは有効キャパシタンスCI 値を有し、高いVcc 、例えば、6Vでは有効キャパ シタンスC3値を有する。

このような C-V特性を有するパラクタはPMOSまたはNHOSコンデンサー、 成いは、これらの組み合わせより構成できる。

する電圧値以上ではキャパシタンス値が小さくなり、それより電圧が低くなるとキャパシタンス値が大きくなるので、この発明の、バラクタ負荷手段VCL としては不斂合である。

第7A図は第6A図のPHOSバラクタとは反対にP・ソース電極層4に出力電圧Voが供給され、ゲート電極層3に基準電圧VRが供給されるように連結したもので、第7B図の C・V特性曲線を有する。従って、第7A図の連結構造はこの発明で要求する C・V特性を有する。

第8A図はNMOSバラクタのシンボル図である。
NMOSバラクタはゲート電極が出力電圧Voと結合され、n・ソース電極が基準電圧VRと結合されるように速なる。従って、NMOSバラクタは出力電圧Voが基準電圧VRとスレショルド電圧VTHLの合より高くなる時、強逆転キャパシクンス値CoMIを有し、会はなる時、オーバーラップキャパシタンス値CoMIを有する。そして、第8A図の連結構造はこの発明で要求する C-V特性を有する。

第9A図はゲート電極に基準電圧VRが結合され

このPMOSバラクタはチャンネル領域の不純物温 度と、ゲート絶縁膜2の厚さ及び誘導定数等によ り所定スレショルド電圧値VTPLを有する。

従って、PHOSバラククは第6B図に図示したように C-V特性曲線を有する。即ち、ゲート電極層3に出力電圧Voが供給され、P・ソース電極層4に基準電圧VRが供給される時、ゲートとソースとの間のキャパシクンスC は、

C=CoWi、(Vo > VR + VIPL の場合)

C=CoWi、(Vo < VR + VTPL の場合)

の値を有する。ところで、基準電圧VRが 0 V である時、スレショルド電圧VTPL以下ではゲート電極層とソース電極層のオーバーラップされる面積のキャパンタンス値を有し、スレショルド電圧VTPL以上では全ゲート電極層の面積のキャパンタンス値を有する。前記キャパンタンス値の遷移(Transition)は 1 V 以内で生ずる。

従って、基準電圧VRの値によりキャパシタンス 値の遷移が生ずる電圧値を調整することができる。 しかし、上述したPHOSバラクタは、遷移が発生

n・ソース電極に出力電圧Voが結合されるように連なるNMOSバラクタのシンポル図である。第9A図で第8A図と連結構成が反対たるNMOSバラクタのC-V特性はこの発明で要求する特性ではない。

従って、この発明では所望の C-V特性を有する 第7A図のPMOSパラクタもしくは第8A図のNMOS パラクタをパラクタ負荷手段VCL として採用する。 第7B図もしくは第8B図の C-V特性曲線を参照 してパラクタ負荷手段VCL の有効キャパシタンス Co・e(f・を計算すれば、次の通りである。

即ち、出力電圧Vo~Vcc 間を完全にスイングする場合、駆動トランジスクで出力電圧変化に使用。 される総電荷量OTは、

の積分式により表現され、これは第7B図もしく は第8B図の斜線を引いた部分の面積に比例する。 このため、有効負荷キャパシタンスCo・eff は 次式により決定される。

即ち、有効負荷キャパンタンスCo・eff・ は出力電圧Voの積分である総電荷量GTに比例する。従って、基準電圧VRを通切に設定することによって第5B図で実線で図示したように供給電圧Vcc の変動範囲で出力電圧Voにより増加する有効負荷キャパンタンス特性を得られる。

しかし、上述した第7A図もしくは第8A図の パラクク負荷手段VCL は低いVcc の場合、キャパ シタンスがCmax以下に小さくなるので信号遅延回 路の遅延時間が短くなる。このため、より長い所 定遅延時間を得られない。

第9A図、第10A図、第11A図、第11A図、第12A図、及び、第13A図は低いVcc でも十分な有効 負荷キャパシタンスを得るため、上述したPMOSバ ラクタ及びNMOSバラクタの組合でバラクタ負荷手 段を構成したその他の実施例を示している。

第9B図、第10B図、第11B図、第12B 図、及び、第13B図で示したように組合バラク タ負荷手段は低いVcc でも一定有効負荷キャパシ タンス値を維持するので所望の遅延時間を得られ る。ここで出力端子N と接地の間に速なるPHOSパ ラククはそのスレショルド電圧VTPLが駆動回路手 段DRV のPHOSトランジスタPNのスレショルド電圧 VTP と等しいか異なる場合もある。即ち、

| VIPL | = | VIP | or | VIPL | ≠ | VIP! のいかなる条件下でもこの発明で期待する C·V特性を有する。

しかし、出力端子Nと接地との間に連なるNHOSパラクタは駆動回路手段DRVのNHOSトランジスタNHOスレショルド電圧VTH より大きいスレショルド電圧VTHL で設計される時、スレショルド電圧VTHL未満の領域ではアキュムレーション(accumulation)状態となり、Cain値より大きいアキュムレーションキャパシタンス値を有することになるため、この発明で期待する C-V特性を有しないので注意すべきである。

第14A図を参照すれば、出力電圧VoにP・ソース電極が結合され、接地電圧VSS にゲート電極が 結合され、駆動回路手段DRV のPMOSトランジスタ PMのスレショルド電圧VTP より大きいスレショル

ド電圧VTPL値を有するPMOSバラクタでバラクタ食 何手段VCL を構成することができる。即ち、第14 B図に図示した 4 A図のPMOSバラクタは、第14 B図に図示した ようにこの発明で期待する C-V特性曲線を有し、スレショルド電圧VTPL値の設定によって変わる供給電圧Vcc の変動範囲内で出力電圧Voに応じ地加する有効負荷キャパシタンスを有する。従って、第14 A図のPMOSバラクタを採用した場合、上述した実施例で要求している別途の基準電圧VRの供給が要らない。

第15A図及び第16A図は低いVcc でも一定の有効負荷キャパシタンス値を難持するため、第 14A図の構成に別途PMOSバラクタあるいはNMOS バラクタを追加させたバラクタ負荷手段の構成を 示している。

第15B図及び第16B図には組合バラクタ 負荷手段の各 C-V特性曲線を示す。ここでも低い Vcc でキャパンタンス増加のためのPHOSバラクタ のスレショルド電圧は制限がないが、HMOSバラク タのスレショルド電圧は利限がないが、HMOSバラク NMOSトランジスタNMのスレショルド電圧VIHLより高く設定されないようにするのが望ましい。

#### (発明の効果)

以上説明したように、本発明の信号遅延回路は、 MOSパラクタあるいはこれらの組合国路構成により信号遅延回路の遅延特性を供給電圧の動と関係係を関連できるようにしたため、CMOS半遅体集積回路の調査すれば、CMOS半遅体の上さることができる。検急遅延れるの遅延特性が供給電圧の電圧変動に従属されることがない。 4. 図面の簡単な説明

第1A図は従来のCHOS信号遅延回路の構成図、 第1B図は第1A図の入出力波形図、第1C図は 第1A図の供給電圧による遅延時間特性グラフ線 図、第2A図は従来のMMOSコンデンサーを有する CMOS信号遅延回路の回路図、第2B図は第2A図 のNMOSコンデンサーの C-V特性グラフ線図、第3 A図は従来のPMOSコンデンサーを有するCMOS信号

#### 特別平4-78220 (ア)

遅延回路の回路図、第3B図は第3A図のPMOSコ ンデンサーの C-V特性グラフ線図、第4A図は従 来のNMOS及びPMOSコンデンサーを有するCMOS信号 遅延回路の回路図、第4B図は第4A図の回路の C·V特性グラフ線図、第 5 A 図はこの発明による 望ましいCHOS信号遅延回路の回路図、第5 B 図は 第5 A図のパラクタ負荷手段の C-V特性グラフ線 図、第6A図は MOSバラクタのシンポル図、第6 B図は第6A図に図示された HOSパラクタの幾何 学的構造図、第6C図は第6A図の MOSパラクタ の C-V特性グラフ線図、第7A図はこの発明によ るPMOSバラクタのシンポル図、第7B図は第7A 図の C-V特性グラフ線図、第8A図はこの発明に よるNMOSバラクタのシンポル図、第8B図は第8 . A図の C-V特性グラフ線図、第9A図は第8A図 の MOSコンデンサーの各端子電圧の連結構成を反 対にした場合のNMOSパラクタのシンボル図、第 9 B図は第9A図のNHOSパラククの C-V特性グラフ 線図、第10A図、第11A図、第12A図、及 び、第13A図はこの発明による組合バラクタ負 何手段の実施例を示したシンボル図、第108図、第118図、第128図、及び、第138図はそれぞれ第10A図、第11A図、第12A図、及び、第13A図の組合バラクタ負荷明によるので-V特性グラフ線図、第15A図及び第168図は第158図及び第168図ので-V特性グラス線図で第16A図ので-V特性グラス線図である。

符号の説明

DRV ……驱動回路手段

CL ……コンデンサー負荷手段

NM ……プルダウンNMOSトランジスタ

PM ……プルアップPHOSトランジスタ

- 8TT -----バッファ増幅器

VCL ……パラクタ負荷手段

VR ……基準電圧

1 ········ n 形基板

2……ゲート絶縁層


3 ……ゲート電極層

4 ·······P\*ソース電極層


じ ……チャンネル長さ

¥ ……チャンネル幅


1 ……オーバーラップ長さ





第 18 図





#### 特閒平4-78220 (8)














第 5B


 $\mathbf{X}$ 





#### 特閒平4-78220 (9)





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS .
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
·

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.